فناوری بسته‌بندی EMIB-T، برگ برنده اینتل در رقابت با TSMC و سامسونگ

شرکت اینتل با تولید یک میلیون ویفر آزمایشی با فناوری High-NA EUV و بسته‌بندی EMIB-T، حدود ۲ تا ۴ سال از سامسونگ و TSMC جلوتر است.

به‌ گزارشسرویس سخت‌افزارتک‌ناکنگاه صنعت نیمه‌رسانا به فناوری بسته‌بندی پیشرفته EMIB-T اینتل (به‌خصوص در زمینه استراتژی اجرایی اینتل و نرخ بازده تولید این راهکار) به‌طور فزاینده‌ای مثبت شده است.

بر همین اساسUBSپیش‌بینی می‌کند که فناوری بسته‌بندی EMIB-T اینتل تا سال ۲۰۲۸ ظرفیت پشتیبانی از بیش از ۲ میلیون زیرلایه را برای تامین نیازهای مدیاتک داشته باشد. در حال حاضر، مدیاتک شریک راهبردی اصلی گوگل در طراحی و توسعه نسل بعدی تراشه‌های هوش مصنوعی TPU v9 است؛ خانواده‌ای که تراشه ۲ نانومتری Humufish و نسخه ارتقایافته آن، Triggerfish را شامل می‌شود.

بیشتر بخوانیدآمازون با سرمایه‌گذاری ۶۰ میلیارد دلار شریک تجاری کوالکام می‌شود

مزیت‌های فناوری بسته‌بندی EMIB-T اینتل

در این معماری بسته‌بندی، چندین تراشه سیلیکونی یا چیپلت درون یک پکیج واحد به یکدیگر متصل می‌شوند. این اتصال با استفاده از پل‌های سیلیکونی بسیار کوچکی صورت می‌گیرد که داخل زیرلایه آلی قرار گرفته‌اند. میکروبامپ‌های متراکم نیز تنها در محل تماس لبه‌های چیپلت‌ها با پل سیلیکونی مورد استفاده قرار می‌گیرند. بسته‌بندی EMIB-T، این معماری را یک گام جلوتر می‌برد و با استفاده از TSV یا «مسیرهای عبوری از سیلیکون»، ارتباطات عمودی را از داخل پل‌های سیلیکونی برقرار می‌کند. این مسیرهای عمودی امکان انتقال مستقیم توان و سیگنال‌های پرسرعت را از بخش پایینی پکیج، از میان پل و به سمت پردازنده یا حافظه قرارگرفته در بالای آن فراهم می‌کنند؛ قابلیتی که در نهایت زمینه را برای بسته‌بندی و روی‌هم‌گذاری سه‌بعدی تراشه‌ها فراهم می‌سازد.

برای مطالعه بیشترنخستین پردازنده عصبی Arm عرضه شد؛ انقلاب در پردازش گرافیکی بازی‌های

این راهکار از چند بخش اصلی تشکیل شده است: پنل آلی پایه با حفره‌های دقیق برای جای‌گذاری پل‌های سیلیکونی که توسط Ibiden به‌عنوان تامین‌کننده اصلی، در کنار Shinko، Unimicron و AT&S تولید می‌شود؛ لایه‌های عایق Build-up که روی پل‌های تعبیه‌شده لمینت شده است و از فیلم استاندارد ABF شرکت Ajinomoto بهره می‌برند و پل‌های سیلیکونی مجهز به TSV که مسیر انتقال عمودی توان و داده را ایجاد می‌کنند. یکی از مهم‌ترین مزیت‌های فناوری بسته‌بندی EMIB-T اینتل هزینه آن است؛ این فناوری طبق برآوردها حدود ۵۰ درصد ارزان‌تر از CoWoS شرکت TSMC خواهد بود. البته TSMC برای حفظ جایگاه خود در بازار بسته‌بندی پیشرفته، روی نسل بعدی فناوری پنل‌محور CoPoS حساب باز کرده است.

لیتوگرافی High-NA EUV

حتما بخوانیدکابل USB-C هوشمند Mcdodo با نمایشگر لمسی معرفی شد

هم‌زمان با آنکه سامسونگ و TSMC در حال نهایی‌ کردن برنامه‌های خود برای ورود لیتوگرافی High-NA EUV به فرایندهای تولید هستند، اینتل موفق شده است یک میلیون ویفر آزمایشی خود را با این فناوری تولید کند. این رکورد نشان می‌دهد که اینتل احتمالا ۲ تا ۴ سال از سطح فعلی فناوری مورد استفاده در بخش عمده صنعت نیمه‌رسانا جلوتر است. فناوری High-NA EUV با نصف‌ کردن میدان نوردهی، حداکثر اندازه دای قابل چاپ در هر شات را نیز نصف می‌کند. با وجود این‌، مزیت اصلی آن امکان چاپ ویژگی‌های بسیار کوچک‌تر در یک نوردهی است. همچنین این فناوری برای هندسه‌های کوچک‌تر از گره ۳ نانومتری، نیاز به اتکا به فرایند چندالگویی را حذف می‌کند و می‌تواند مسیر تولید تراشه‌های نسل آینده را با ابعاد بسیار کوچک‌تر هموار سازد.

نوشتهفناوری بسته‌بندی EMIB-T، برگ برنده اینتل در رقابت با TSMC و سامسونگاولین بار درTechnoc. پدیدار شد.

برای ارزیابی پایداری، امنیت و نگهداری این زیرساخت، راهنمای پشتیبانی شبکه را نیز مطالعه کنید.